MIPI interface

I. MIPI MIPI (Mobile Industry Processor Interface) er et akronym for Mobile Industry Processor Interface.
MIPI (Mobile Industry Processor Interface) er en åben standard for mobile applikationsprocessorer initieret af MIPI Alliance.

De specifikationer der er udfyldt og ligger i planen er som følger: Skriv en billedbeskrivelse her
ANDET, MIPI ALLIANCES MIPI DSI-SPECIFIKATION
1, navneordsfortolkning
DetCS af DCS (DisplayCommandSet) er et standardiseret sæt kommandoer til displaymoduler i kommandotilstand.
DSI, CSI (DisplaySerialDisplay, CameraSerialInterface)
DSI definerer en højhastigheds seriel grænseflade mellem processoren og displaymodulet.
CSI definerer en højhastigheds seriel grænseflade mellem processoren og kameramodulet.
D-PHY: Giver fysiske lagdefinitioner for DSI og CSI
2, DSI lagdelt struktur
DSI er opdelt i fire lag, svarende til D-PHY, DSI, DCS specifikation, hierarkisk strukturdiagram som følger:
PHY definerer transmissionsmediet, input/output-kredsløbet og ur- og signalmekanismen.
Bane Management Layer: Send og opsaml dataflow til hver bane.
Lavt niveau protokollag: Definerer, hvordan rammer og opløsninger indrammes, fejlregistrering og så videre.
Applikationslag: Beskriver kodning og parsing af datastrømme på højt niveau.

Skriv en billedbeskrivelse her
3, Kommando- og videotilstand
DSI-kompatible perifere enheder understøtter kommando- eller videodriftstilstande, hvilken tilstand bestemmes af den perifere arkitektur Kommandotilstand refererer til at sende kommandoer og data til en controller med en display-cache.Værten styrer indirekte det perifere udstyr gennem kommandoer.
Kommandotilstand bruger tovejsgrænseflade Videotilstand refererer til brugen af ​​real-image-streams fra værten til den eksterne enhed.Denne tilstand kan kun transmitteres ved høje hastigheder.

For at reducere kompleksiteten og spare omkostninger har kun videosystemer muligvis kun én envejs datasti
Introduktion til D-PHY
1, beskriver D-PHY en synkron, højhastigheds-, laveffekt-, lavpris-PHY.
En PHY-konfiguration inkluderer
En urbane
En eller flere databaner
PHY-konfigurationen for to baner er vist nedenfor
Skriv en billedbeskrivelse her
Tre hovedbanetyper
Envejsur Lane
Envejs databane
To-vejs databane
D-PHY transmissionstilstand
Laveffekt (Low-Power) signaltilstand (til kontrol): 10MHz (maks.)
Højhastighedssignaltilstand (til højhastighedsdatatransmission): 80 Mbps til 1 Gbps/bane
D-PHY lavniveauprotokollen specificerer, at minimumsenheden af ​​data er en byte
Ved afsendelse af data skal det være lavt foran og højt bagpå.
D-PHY til mobile applikationer
DSI: Display seriel interface
En urbane, en eller flere databaner
CSI: Camera Serial Interface
2, Banemodul
PHY består af D-PHY (banemodul)
D-PHY kan indeholde:
Laveffektsender (LP-TX)
Laveffektmodtager (LP-RX)
Højhastighedssender (HS-TX)
Højhastighedsmodtager (HS-RX)
Laveffekt konkurrencedetektor (LP-CD)
Tre hovedbanetyper
Envejsur Lane
Master: HS-TX, LP-TX
Slave: HS-RX, LP-RX
Envejs databane
Master: HS-TX, LP-TX
Slave: HS-RX, LP-RX
To-vejs databane
Master, Slave: HS-TX, LP-TX, HS-RX, LP-RX, LP-CD
3, Banetilstand og spænding
Lane State
LP-00, LP-01, LP-10, LP-11 (enkeltende)
HS-0, HS-1 (forskel)
Banespænding (typisk)
LP: 0-1,2V
HS: 100-300mV (200mV)
4, driftstilstand
Tre driftstilstande for Data Lane
Escape-tilstand, High-Speed-tilstand, Kontroltilstand
Mulige hændelser fra stoptilstanden for kontroltilstand er:
Escape mode anmodning (LP-11-LP-10-LP-00-LP-01-LP-00)
Anmodning om højhastighedstilstand (LP-11-LP-01-LP-00)
Omstillingsanmodning (LP-11-LP-10-LP-00-LP-10-LP-00)
Escape-tilstand er en speciel operation af databane i LP-tilstand
I denne tilstand kan du indtaste nogle ekstra funktioner: LPDT, ULPS, Trigger
Data Lane går i Escape-tilstand via LP-11- LP-10-LP-00-LP-01-LP-00
En gang i Escape-tilstand skal afsenderen sende 1 8-bit kommando som svar på den anmodede handling
Escape-tilstand bruger Spaced-One-Encoding Hot
Ultra-lav strømtilstand
I denne tilstand er linjerne tomme (LP-00)
Den ultra-lave strømtilstand i Clock Lane
Clock Lane går ind i ULPS-tilstand via LP-11-LP-10-LP-00
- Afslut denne tilstand via LP-10 , TWAKEUP , LP-11, minimum TWAKEUP-tid er 1ms
Højhastigheds datatransmission
Handlingen med at sende seriel højhastighedsdata kaldes højhastighedsdataoverførsel eller triggering (burst)
Alle Lanes døre starter synkront, og sluttidspunktet kan variere.
Uret skal være i højhastighedstilstand
Overførselsprocessen under hver tilstandsoperation
Processen med at gå ind i Escape-tilstand: LP-11- LP-10- LP-00-LP-01-LP-01-LP-00-Entry Code-LPD (10MHz)
Processen med at forlade Escape-tilstand: LP-10-LP-11
Processen med at gå ind i højhastighedstilstand: LP-11- LP-01-LP-00-SoT (00011101) – HSD (80 Mbps til 1 Gbps)
Processen med at forlade højhastighedstilstand: EoT-LP-11
Kontroltilstand – BTA transmissionsproces: LP-11, LP-10, LP-00, LP-10, LP-00
Kontroltilstand – BTA-modtagelsesproces: LP-00, LP-10, LP-11

Tilstandsovergangsdiagram

Skriv en billedbeskrivelse her
Introduktion til DSI
1, DSI er en Lane-udvidelig grænseflade, 1 clock Lane/1-4 data Lane Lane
DSI-kompatible ydre enheder understøtter 1 eller 2 grundlæggende driftstilstande:
Kommandotilstand (ligner MPU-grænsefladen)
Videotilstand (svarende til RGB-interface) – Data skal overføres i højhastighedstilstand for at understøtte dataoverførsel i 3 formater
Non-Burst Synchronous Pulse Mode
Ikke-Burst Synchronous Event Mode
Burst-tilstand
Transmissionstilstand:
Højhastighedssignaltilstand (Højhastighedssignaltilstand)
Laveffektsignaltilstand (Low-Power signaleringstilstand) – kun databane 0 (uret er anderledes eller kommer fra DP, DN).
Ramme type
Korte billeder: 4 bytes (fast)
Lange billeder: 6 til 65541 bytes (variabel)
To eksempler på højhastigheds databanetransmission
Skriv en billedbeskrivelse her
2, kort rammestruktur
Rammehoved (4 bytes)
Dataidentifikation (DI) 1 byte
Rammedata – 2 bytes (længde fastsat til 2 bytes)
Fejldetektion (ECC) 1 byte
Ramme størrelse
Længden er fastsat til 4 bytes
3, lang rammestruktur
Rammehoved (4 bytes)
Dataidentifikation (DI) 1 byte
Dataantal – 2 bytes (antal udfyldte data)
Fejldetektion (ECC) 1 byte
Datafyld (0 til 65535 bytes)
Længde s.WC?bytes
Slut på ramme: kontrolsum (2 bytes)
Ramme størrelse:
4 s (0 til 65535) og 2 s 6 til 65541 bytes
4, rammedatatype Her er billedbeskrivelserne af de fem, MIPI DSI-signalmålingsforekomst 1, MIPI DSI-signalmålingskort 2 i laveffekttilstand, MIPI D-PHY og DSI-transmissionstilstand og driftstilstand...D-PHY- og DSI-transmissionstilstand , laveffektssignal (Low-Power)-signaltilstand (til kontrol): 10MHz (maks.) – Højhastighedssignaltilstand (til højhastighedsdatatransmission): 80 Mbps til 1 Gbps/bane – D-PHY-tilstand drift – Escape mode, High-Speed ​​(Burst) mode, Control mode, DSI mode of operation, Command Mode (svarende til MPU interface) – Video Mode (svarende til rGB interface) – Data skal transmitteres i højhastigheds mode 3, små konklusioner - Transmissionstilstand og driftstilstand er forskellige begreber...Transmissionstilstanden High-Speed ​​skal bruges i videotilstandens driftstilstand.Kommandotilstand bruges dog normalt til at læse og skrive registre, når LCD-moduler initialiseres, fordi data ikke er tilbøjelige til fejl og lette at måle ved lave hastigheder.Videotilstand kan også sende instruktioner ved hjælp af High-Speed, og Command Mode kan også bruge High-Speed-driftstilstand, men det er ikke nødvendigt at gøre det.