MIPI-gränssnitt

I. MIPI MIPI (Mobile Industry Processor Interface) är en akronym för Mobile Industry Processor Interface.
MIPI (Mobile Industry Processor Interface) är en öppen standard för mobila applikationsprocessorer som initierats av MIPI Alliance.

De specifikationer som är färdigställda och som finns i planen är följande: Skriv en bildbeskrivning här
FÖRSTA, MIPI ALLIANCES MIPI DSI-SPECIFIKATION
1, substantivtolkning
DeCS för DCS (DisplayCommandSet) är en standardiserad uppsättning kommandon för displaymoduler i kommandoläge.
DSI, CSI (DisplaySerialDisplay, CameraSerialInterface)
DSI definierar ett höghastighets seriellt gränssnitt mellan processorn och displaymodulen.
CSI definierar ett höghastighets seriellt gränssnitt mellan processorn och kameramodulen.
D-PHY: Tillhandahåller definitioner av fysiska lager för DSI och CSI
2, DSI skiktad struktur
DSI är uppdelad i fyra lager, motsvarande D-PHY, DSI, DCS-specifikation, hierarkiskt strukturdiagram enligt följande:
PHY definierar överföringsmediet, ingångs-/utgångskretsen och klock- och signalmekanismen.
Lane Management Layer: Skicka och samla in dataflöde till varje fil.
Low Level Protocol lager: Definierar hur ramar och upplösningar ramas in, feldetektering och så vidare.
Applikationslager: Beskriver kodning och analys av dataflöden på hög nivå.

Skriv en bildbeskrivning här
3, kommando- och videoläge
DSI-kompatibel kringutrustning stöder kommando- eller videodriftslägen, vilket läge bestäms av den perifera arkitekturen Kommandoläge hänvisar till att skicka kommandon och data till en styrenhet med en visningscache.Värden styr indirekt kringutrustningen genom kommandon.
Kommandoläge använder tvåvägsgränssnitt Videoläge hänvisar till användningen av realbildsströmmar från värden till kringutrustningen.Detta läge kan endast sändas vid höga hastigheter.

För att minska komplexiteten och spara kostnader kan system för endast video ha endast en enkelriktad dataväg
Introduktion till D-PHY
1 beskriver D-PHY en synkron, höghastighets-, lågeffekt-, lågkostnads-PHY.
En PHY-konfiguration inkluderar
En klockbana
Ett eller flera datafält
PHY-konfigurationen för två körfält visas nedan
Skriv en bildbeskrivning här
Tre huvudsakliga körfältstyper
Enkelriktad klocka Lane
Enkelriktad datafil
Tvåvägs datafil
D-PHY överföringsläge
Lågeffekt (lågeffekt) signalläge (för kontroll): 10MHz (max)
Höghastighetssignalläge (för höghastighetsdataöverföring): 80 Mbps till 1 Gbps/Lane
D-PHY-lågnivåprotokollet anger att minsta dataenhet är en byte
När du skickar data måste det vara lågt fram och högt bak.
D-PHY för mobilapplikationer
DSI: Display seriellt gränssnitt
Ett klockfält, ett eller flera datafält
CSI: Camera Serial Interface
2, Körfältsmodul
PHY består av D-PHY (Lane Module)
D-PHY kan innehålla:
Lågeffektsändare (LP-TX)
Lågeffektmottagare (LP-RX)
Höghastighetssändare (HS-TX)
Höghastighetsmottagare (HS-RX)
Konkurrensdetektor med låg effekt (LP-CD)
Tre huvudsakliga körfältstyper
Enkelriktad klocka Lane
Master: HS-TX, LP-TX
Slav: HS-RX, LP-RX
Enkelriktad datafil
Master: HS-TX, LP-TX
Slav: HS-RX, LP-RX
Tvåvägs datafil
Master, slav: HS-TX, LP-TX, HS-RX, LP-RX, LP-CD
3, körfältsstatus och spänning
Lane State
LP-00, LP-01, LP-10, LP-11 (ensidig)
HS-0, HS-1 (skillnad)
Körfältsspänning (typisk)
LP: 0-1,2V
HS: 100-300mV (200mV)
4, driftläge
Tre driftlägen för Data Lane
Escape-läge, höghastighetsläge, kontrollläge
Möjliga händelser från kontrolllägets stoppläge är:
Escape-lägesbegäran (LP-11-LP-10-LP-00-LP-01-LP-00)
Begäran om höghastighetsläge (LP-11-LP-01-LP-00)
Begäran om vändning (LP-11-LP-10-LP-00-LP-10-LP-00)
Escape-läge är en speciell operation av data Lane i LP-tillståndet
I detta läge kan du ange några ytterligare funktioner: LPDT, ULPS, Trigger
Data Lane går in i Escape-läge via LP-11- LP-10-LP-00-LP-01-LP-00
Väl i Escape-läge måste avsändaren skicka 1 8-bitars kommando som svar på den begärda åtgärden
Escape-läget använder Spaced-One-Encoding Hot
Ultralåg effekttillstånd
I detta tillstånd är raderna tomma (LP-00)
Clock Lanes ultralåg effekttillstånd
Clock Lane går in i ULPS-tillstånd via LP-11-LP-10-LP-00
- Lämna detta tillstånd via LP-10 , TWAKEUP , LP-11, minsta TWAKEUP-tid är 1ms
Höghastighets dataöverföring
Handlingen att skicka seriella höghastighetsdata kallas höghastighetsdataöverföring eller triggning (burst)
Alla Lanes-dörrar startar synkront och sluttiden kan variera.
Klockan ska vara i höghastighetsläge
Överföringsprocessen under varje lägesoperation
Processen att gå in i Escape-läge: LP-11- LP-10- LP-00-LP-01-LP-01-LP-00-Entry Code-LPD (10MHz)
Processen att lämna Escape-läget: LP-10-LP-11
Processen att gå in i höghastighetsläge: LP-11- LP-01-LP-00-SoT (00011101) – HSD (80 Mbps till 1 Gbps)
Processen att lämna höghastighetsläget: EoT-LP-11
Kontrollläge – BTA-överföringsprocess: LP-11, LP-10, LP-00, LP-10, LP-00
Kontrollläge – BTA-mottagningsprocess: LP-00, LP-10, LP-11

Tillståndsövergångsdiagram

Skriv en bildbeskrivning här
Introduktion till DSI
1, DSI är ett Lane utbyggbart gränssnitt, 1 klocka Lane/1-4 data Lane Lane
DSI-kompatibel kringutrustning stöder 1 eller 2 grundläggande driftlägen:
Kommandoläge (liknar MPU-gränssnitt)
Videoläge (liknar RGB-gränssnitt) – Data måste överföras i höghastighetsläge för att stödja dataöverföring i 3 format
Icke-burst synkront pulsläge
Icke-Burst Synchronous Event Mode
Burst-läge
Överföringsläge:
Höghastighetssignalläge (Höghastighetssignalläge)
Lågeffektsignalläge (Lågeffektsignalläge) – endast datafält 0 (klockan är annorlunda eller kommer från DP, DN).
Ramtyp
Korta bildrutor: 4 byte (fast)
Långa bildrutor: 6 till 65541 byte (variabel)
Två exempel på höghastighetsdata Lane transmission
Skriv en bildbeskrivning här
2, kort ramstruktur
Ramhuvud (4 byte)
Dataidentifiering (DI) 1 byte
Ramdata – 2 byte (längd fast till 2 byte)
Feldetektering (ECC) 1 byte
Ram storlek
Längden är fixerad till 4 byte
3, lång ramstruktur
Ramhuvud (4 byte)
Dataidentifiering (DI) 1 byte
Dataantal – 2 byte (antal ifyllda data)
Feldetektering (ECC) 1 byte
Datafyllning (0 till 65535 byte)
Längd s.WC?byte
Slut på ram: kontrollsumma (2 byte)
Ram storlek:
4 s (0 till 65535) och 2 s 6 till 65541 byte
4, ramdatatyp Här är bildbeskrivningarna av de fem, MIPI DSI-signalmätningsinstans 1, MIPI DSI-signalmätkarta 2 i lågeffektläge, MIPI D-PHY och DSI överföringsläge och driftläge...D-PHY och DSI överföringsläge , lågeffekt (lågeffekt) signalläge (för kontroll): 10MHz (max) – Höghastighetssignalläge (för höghastighetsdataöverföring): 80Mbps till 1Gbps/Lane – D-PHY-läge drift – Escape-läge, höghastighetsläge (burst), kontrollläge, DSI-driftläge, kommandoläge (liknande MPU-gränssnitt) – Videoläge (liknar rGB-gränssnitt) – Data måste överföras i höghastighetsläge 3, små slutsatser – Överföringsläge och driftläge är olika begrepp ...Sändningsläget High-Speed ​​måste användas i videolägets driftläge.Men kommandolägesläget används vanligtvis för att läsa och skriva register när LCD-moduler initieras, eftersom data inte är benägna att fel och lätt att mäta vid låga hastigheter.Videoläget kan också skicka instruktioner med höghastighetsläge, och kommandoläget kan också använda höghastighetsdriftläget, men det är inte nödvändigt att göra det.